주파수 합성기를 위한 최상의 PCB 레이아웃 사례
2019-04-16 10:30~11:50
ADI / Ian Collins
김*2019-04-16 오전 11:59:25
ADC의 sampling노이즈가 kick back된다는건 어떤건가요?이*승2019-04-16 오전 11:39:59
끝까지 질문에 답변 주셔서 진심으로 감사합니다. 좋은 세미나 감사합니다. 추후 프로젝트 진행때 연락 한번 드리겠습니다.^^e4ds2019.04.16
감사합니다. ^^이*혁2019-04-16 오전 11:18:27
신호 비아와 접지 비아의 차이가 무엇인가요?ADI22019.04.16
신호비아는 신호를 전달하는 비아, 접지비아는 ground plane을 연결하는 비아입니다.권*청2019-04-16 오전 11:16:11
3GHz 이하에서 PCB에서 외부 잡음을 최소화하기 위한 CPW외엔 없나요? 제작이 어렵겠지만, 동축케이블과 같은 형태로 PCB 단면이 사각 금속 패턴으로 쉴드면을 구성하면 잡음최소화에 가능할까요?ADI12019.04.16
쉴드가 말씀하신다면, 외부잡음이 신호line에 couple이 되지 않아서 최소화할 수 있을 것 보입니다.김*주2019-04-16 오전 11:13:57
빠른 답변 감사합니다. 오늘 유익한 세미나 감사합니다. pcb설계시 도움이 되었습니다. 다음에도 유익한세미나 부탁드립니다.감사합니다.e4ds2019.04.16
다음에도 좋은 내용으로 찾아 뵙도록 하겠습니다. 감사합니다.강*완2019-04-16 오전 11:13:25
유익한 설계완성도 향상정보 많았습니다.명품수준 희망이 생겼습니다.e4ds2019.04.16
^^ 감사합니다. 좋은 제품 많이 만드시고 하시는 모든일이 잘 되셨으면 좋겠습니다.박*원2019-04-16 오전 11:10:37
5지 핸드폰과 네트웍 설계에 요이하겠네요ADI22019.04.16
감사합니다.신*영2019-04-16 오전 11:10:12
datasheet에서 layout 가이드 잘 안봤었는데, 앞으로는 신경써서 보도록 하겠습니다.ADI22019.04.16
감사합니다.이*진2019-04-16 오전 11:08:20
클럭라인은 다른 일반 배선에 비해 두께를 두껍게 가져가는게 맞는지요? 아무래도 여러곳에 분배를 해야해서ADI12019.04.16
고속이면, 임피던스에 맞도록 line 폭을 결정하셔야 합니다. 저속이면 상관없습니다. fanout도 생각하셔야합니다.김*현2019-04-16 오전 11:07:12
부득이하게 내층에 패턴 설계시 유의할 점이 있을까요?ADI12019.04.16
주변 line에 고주파 clock이나 data 신호와의 이격이 필요합니다.
