HOME 전체보기 기술 문서 베스트 댓글
SiC MOSFET 평가 보드로 시스템 상태 진단하고 게이트 저항값 튜닝하기

2021-07-22 10:30~12:15

Infineon / 이건호 차장

웨비나정보 웨비나Q&A

  • 최*석2021-07-22 오전 11:20:08

    수고 많으셨습니다.

  • Infineon_32021.07.22

    참석해 주셔서 감사합니다 ^^

  • 김*열2021-07-22 오전 11:20:08

    좋은 내용 잘 들었습니다. 수고하셨습니다.

  • Infineon_32021.07.22

    참석해 주셔서 감사합니다. 곧이어 재방송이 시작되오니, 혹시 놓치신 부분이 있거나 다시 확인하시고 싶은 부분이 있다면 재방송으로 시청 부탁 드립니다 ^^

  • 이*태2021-07-22 오전 11:20:05

    수고하셨습니다.

  • Infineon_32021.07.22

    참석해 주셔서 감사합니다 ^^

  • 임*희2021-07-22 오전 11:19:45

    수고하셨습니다.

  • Infineon_32021.07.22

    유익한 시간 되셨기를 바랍니다 ^^

  • 강*완2021-07-22 오전 11:19:36

    유용한 정에 무한감사드립니다.수고하셨습니다

  • Infineon_32021.07.22

    인피니언 웨비나에 참석해 주셔서 감사합니다 ^^

  • 유*종2021-07-22 오전 11:19:16

    수고 하셨습니다.

  • Infineon_32021.07.22

    참석해 주셔서 감사합니다. 곧이어 재방송이 시작되오니, 혹시 놓치신 부분이 있거나 다시 확인하시고 싶은 부분이 있다면 재방송으로 시청 부탁 드립니다 ^^

  • 이*대2021-07-22 오전 11:19:13

    감사합니다.

  • e4ds2021.07.22

    감사합니다. 재방송이 진행되니 놓치신 부분을 다시 들어보세요^^

  • 김*석2021-07-22 오전 11:19:05

    수고하셨습니다.

  • Infineon_32021.07.22

    인피니언 웨비나에 참석해 주셔서 감사합니다 ^^

  • 박*근2021-07-22 오전 11:19:04

    DC Link 라인의 인덕턴스를 줄이기 위해서 PN패턴을 넓은 판으로 위아래로 PN상을 구성하여 Cap에 연결하는 경우 라인을 짧게 했을 때처럼 인덕턴스를 줄일 수 있을까요?

  • Infineon_12021.07.22

    판이 넓은것도 도움이 될수 있지만 절대 거리를 가깝게 해주시는게 best입니다. 의도적으로 거리를 멀리해보시면 얼마나 치명적인지 알수 있습니다.

  • 강*성2021-07-22 오전 11:18:41

    병렬 구동하면 전류는 분산되지만 Qgs는 2배가 되는것 아닐지요? A) 네 맞습니다 C값이 두배가 됩니다. 그럼 switching Loss는 증가하는것 아닌지요? 병렬 / switching loss / conduction loss 최적 방안 guide 가능할까요?

  • Infineon_22021.07.22

    안녕하세요. https://www.infineon.com/dgdl/Infineon-Example_of_hard_paralleling_SiC_MOSFET_modules-Article-v01_00-EN.pdf?fileId=5546d462700c0ae6017042b654bd3579 사이트를 참조하시면 병렬 방법을 참조하세요. 감사합니다.
EEWEBINAR