[특강] 인텔 E-tile Hard IP를 사용한 "이더넷 디자인 및 디버깅 마스터하기"

2021-06-01 10:30~12:00

Intel / 김형숙 부장

  • 김*수2021-06-01 오전 11:00:39

    Hard IP는 xilinx의 Core Generator와 유사한 방법으로 이더넷 블록을 만드는 것이군요?
  • Intel42021.06.01

    냅. Intel은 platform design GUI Tool을 이용하여 디자인을 할수 있습니다.
  • 이*희2021-06-01 오전 11:00:29

    Ethernet을 설계하는 Software는 어떤 것들이 있나요? 대표적으로 사용하는 것들의 특징을 알고 싶습니다.
  • intel12021.06.01

    FPGA를 사용하여 ethernet 구현할 때는 RTL로 logic으로 구현하거나 혹은 내부 프로세서로 data 처리하는 경우가 많습니다. ethernet 과 관련한 software를 제공하지는 않습니다.
  • 조*묵2021-06-01 오전 11:00:16

    수고하셨습니다. 재방 다시보고있습니다. 유용한 기능 정말 좋습니다.
  • Intel42021.06.01

    참석해 주셔서 감사합니다.
  • Intel42021.06.01

    Project를 진행하신다면, 더 유용한 기능을 확인하실 수 있습니다~^^
  • 황*식2021-06-01 오전 10:59:13

    수고하셨습니다.
  • Intel42021.06.01

    참석해 주셔서 감사합니다.
  • 박*희2021-06-01 오전 10:59:02

    퀴즈에 이미 응모했는데.. 다시 창이 뜨는데.. 다시 입력해야 하는 것인가요?
  • e4ds2021.06.01

    안녕하세요, 본방송 진행 후 모달 창이 뜨도록 설정되어 있었는데, 해당 과정에서는 기존 입력자 분들의 답이 다르게 입력되어 있을 수도 있습니다. 동일한 문제이기 때문에 다시 입력해주시면 감사하겠습니다:)
  • 배*훈2021-06-01 오전 10:58:52

    네, 현재 기기와 기기 사이에는 ethercat 방식을 적용하고 있습니다. 상위 서버 및 관리자에게는 ethernet 을 사용해야 하므로
  • intel12021.06.01

    네. 웨비나가 도움이 되었길 바랍니다.
  • 김*종2021-06-01 오전 10:58:35

    좋은 강의감사합니다.~~
  • Intel42021.06.01

    참석해 주셔서 감사합니다.
  • 정*수2021-06-01 오전 10:58:24

    좋은 내용 감사합니다.
  • Intel42021.06.01

    감사합니다.
  • 이*진2021-06-01 오전 10:58:07

    좋은 세미나 감사드립니다 다음에도 다양한 분야에 대한 세미나 부탁드립니다
  • intel12021.06.01

    감사합니다.
  • 김*열2021-06-01 오전 10:58:05

    좋은 내용 잘 들었습니다. 수고하셨습니다.
  • intel12021.06.01

    감사합니다.