[특강] 인텔 E-tile Hard IP를 사용한 "이더넷 디자인 및 디버깅 마스터하기"

2021-06-01 10:30~12:00

Intel / 김형숙 부장

  • 김*열2021-06-01 오전 11:19:14

    [질문] 디버깅 툴킷을 이용시에 실시간 분석이 가능한 이더넷 IP의 최대 수는?
  • Intel42021.06.01

    실시간 monitoring에 대해서는 Ethernet MAC 하나씩 가능합니다. 예를 들어 100G MAC 같은 경우는 25G*4 이지만 100G MAC을 사용하고 이것을 Monitoring할 수 있는 것입니다.
  • 지*호2021-06-01 오전 11:15:27

    [질문]E-tile 10G/25G/100G MAC Hard IP를 통해 비용을 절감 외에 보안과 효율성에서는 Soft MAC과 비교하면 어떤지요?
  • intel12021.06.01

    Intel FPGA에서 제공하는 soft MAC IP 라면 , 보안에 대해서는 크게 다르지 않을 것 같습니다. FPGA logic 효율로 보자면 e-tile hard ip 사용이 더 좋습니다.
  • 이*희2021-06-01 오전 11:12:48

    Ethernet 디자인 시 Logic 및 부품 선정이 중요할 것 같은데요. 디자인 시 중요한 항목 및 주의할 사항들은 무엇인가요?
  • Intel42021.06.01

    Hard IP를 사용할 경우, RSFEC & PTP 사용여부에 의하여 사용 가능하신 Port가 있습니다. 이점은 디자인 하실 때, FAE와 협의가 필요하실 수 있습니다.
  • 손*환2021-06-01 오전 11:12:27

    [질문] 고속 이더넷 구현시 FPGA의 설계 변화 대응도는 문제 발생 즉시 수정 및 반영이 가능한가요
  • intel12021.06.01

    FPGA는 합성/P&R 등의 컴파일 flow가 있습니다. 수정사항이 발생할 경우 컴파일 시간이 소요됩니다. 컴파일 시간은 device의 logic size등에 따라 달라집니다.
  • 이*수2021-06-01 오전 11:10:13

    Stratix 10 series에서 PHY와 일부 MAC에서 Hard IP를 이용하여 Ethernet을 구현할 수 있는 경우에 대해서 질문드립니다
  • intel12021.06.01

    Stratix 10에는 여러 종류의 transceiver tile이 있습니다. 어떤 tile을 사용하느냐에 따라 MAC hard IP 적용이 달라질 수 있습니다. e-tile에서는 PHY와 MAC hard IP, FEC hard IP가 들어가 있습니다.
  • 문*웅2021-06-01 오전 11:08:39

    Quartus에서 JTAG을 통해서 Intel Ethernet IP의 status를 실시간으로 분석하는 경우 효과적으로 debugging하는 방법에 대해서 질문드립니다
  • intel22021.06.01

    지금 설명하고 있는 Ethernet Toolkit을 이용하여 ethernet packet 전송과 BER check, HIP 의 status등을 실시간으로 확인 할 수 있습니다.
  • 조*묵2021-06-01 오전 11:08:21

    네 xilinx사 적용 기능이 있는지
  • intel22021.06.01

    문의 내용을 이해 하지 못했습니다. 다시 설명 부탁 드립니다.
  • 이*석2021-06-01 오전 11:07:27

    수고하셨어요~
  • e4ds2021.06.01

    참석해주셔서 감사합니다. 잠시 후 실시간 퀴즈 이벤트 당첨자가 발표됩니다. *실시간 퀴즈 이벤트 상품은 "스타벅스 기프티콘"을 실시간 추첨으로 드리며, 웨비나 기술질문 참여, 설문 참여 시에는 추후 추첨을 통해 "웨비나 경품"을 드립니다. 모두 많은 참여 부탁드립니다.
  • 이*수2021-06-01 오전 11:07:26

    Ethernet toolkit을 효율적으로 사용하는 방법에 대해서 질문드립니다 그리고 사용시 주의해야 하는 기능에 대해서 질문드립니다
  • Intel42021.06.01

    Ethernet Toolkit을 사용하실 경우, 일반적으로 link debugging을 하실 때, Example design을 활용하셔야 Ethernet Packet을 보낼 수 있습니다. 또한, Ethernet Link의 initial이 진행 되야 Data 를 Transmit하실 수 있습니다.
  • 박*규2021-06-01 오전 11:06:57

    Intel Quartus Prime는 전자시스템 설계 디자이너들이 신속하고 비용 효율적으로 마켓에서 혁신과 차별화를 실현이 가능한데 차후 SoC, CPLD, 전력 솔루션 기능도 가능한지 궁금합니다.
  • intel12021.06.01

    SoC의 개념이 경우에 따라 다른데요. Intel FPGA에서는 ARM core가 들어간 device를 SoC 라고 부릅니다. SoC hardware 구성도 Quartus를 이용합니다. CLPD인 MAX도 quartus를 사용하여 설계합니다.전력 솔루션은 범위가 넓은 것 같은데요. Intel FPGA에서는 power sequence IP를 제공하고 있습니다.