HOME 전체보기 기술 문서 베스트 댓글
HDL과 IP 그리고 상위언어를 쉽게 합성하는 HLS 특강

2016-12-06 10:30~13:50

Intel / 양준식 차장

웨비나정보 웨비나Q&A

  • 강*희2016-12-06 오전 10:45:04

    C나 C++단계를 FPGA까지 포팅 이전에 Hardware description Language로 code도 생성도 가능한지요?

  • intel32016.12.06

    가능합니다

  • 남*식2016-12-06 오전 10:45:03

    HLS가 지원하는 FPGA family가 별도로 있나요?

  • intel22016.12.06

    CPLD를 제외한 FPGA제품군은 모두 지원합니다.

  • 최*웅2016-12-06 오전 10:44:52

    RTL 코드를 생성된다면 사용되는 language 가 무었인지요?

  • intel22016.12.06

    Verilog 또는 VHDL입니다.

  • 서*준2016-12-06 오전 10:44:34

    추후 기술문의는 어디로 하나요?

  • intel32016.12.06

    대리점에 문의 하시면 됩니다

  • 박*원2016-12-06 오전 10:44:27

    HW Engineer이 타겟 대상이라면 ANSI C 지원이 필요할 것 같은데 향후 계획도 있나요??

  • intel12016.12.06

    현재 C/C++ 를 지원하고 있습니다.

  • 허*현2016-12-06 오전 10:44:11

    CPLD도 아직 사용되나요?

  • intel22016.12.06

    Altera에 CPLD군이 있습니다.

  • 최*웅2016-12-06 오전 10:43:32

    c++를 사용하였을때 OOP(객체지향) 를 완벽하게 전부수용되나요?

  • intel12016.12.06

    제약사항이 있습니다. 예를 들면 포인터등과 같은 부분은 C++코드를 변경해주셔야합니다.

  • 장*건2016-12-06 오전 10:43:30

    오프 CL에 있는 라이브러리 아무거나 가져다 써도 되나요?

  • intel12016.12.06

    CL은 OpenCL 컴파일러를 사용하셔야 합니다. Altea OpenCL 컴파일러가 릴리즈 되어있습니다.

  • 최*웅2016-12-06 오전 10:42:50

    c++ 로 변환된 파일 이 실제 HLS로 변환되는건지요 그렇다면 HLS의 IP 소스를 editing level 로 확인할수 있는지요?

  • intel22016.12.06

    사용자가 low level 부터 구현한 HDL로 변환되는 것은 아닙니다. Altera의 library와 encrytion 된 HDL code로 generate 됩니다.

  • 강*희2016-12-06 오전 10:42:32

    Add On되면서 무료인지요? 혹시 HDL로 compile도 가능한가요?

  • intel12016.12.06

    현재 version에서는 따로 license를 발급 받으셔야 합니다.
EEWEBINAR