Altera의 차세대 고성능 저전력 FPGA 및 SoC Arria 10

2015-09-01 08:30~12:00

ALTERA / 노진수 과장

  • 이*열2015-09-01 오전 10:56:57

    Arria 10 Transceiver (PHY)가 PCIe 외에 USB3.0이나 SATA PHY로도 동작할 수 있는지요?
  • altera22015.09.01

    PCIe는 Hard IP로 제공되고 있으면 USB 3.0 , SATA등도 soft IP와 함께 사용 가능합니다.
  • 김*열2015-09-01 오전 10:56:43

    Arria 10 Kit 에 있는 USB 버전이 어떻데 되나요?
  • altera32015.09.01

    non-SoC FPGA dev.kit 는 USB를 시험할 수 없습니다. Arria 10 SoC board의 경우 SoC에 내장된 OTG port를 활용할 수 있는 board는 출시될 예정입니ㅏㄷ.
  • 조*기2015-09-01 오전 10:56:29

    라이센스 버전 말고 웹버전에서도 문제없이 사용이 가능한가요?
  • altera22015.09.01

    Subscription Edition에서 지원을 하고 있으며, 웹버전에서는 지원하고 있지 않습니다.
  • 김*훈2015-09-01 오전 10:55:20

    일부 IP만 변경을 하면 되나요? 핀투핀은 된다는 뜻인가요?
  • altera32015.09.01

    Arria V와 Pin to Pin은 되지 않습니다. Arria 10의 Startix 10 Device만 Migration 가능하십니다.
  • 최*욱2015-09-01 오전 10:55:05

    안녕하세요~! 리시버를 통해 들어온 입력을 트랜스미터로 바이패스할 때 신호왜곡은 없나요? 있다면 평균적으로 얼마나 되나요?
  • altera22015.09.01

    Reverse loopback의 경우는 신호 왜곡이 거의 없습니다.
  • 이*훈2015-09-01 오전 10:54:04

    Arria 10 FPGA 및 SoC는 또한 28Gbps 트랜시버를 비롯하여 현재 세대보다 몇배나 높은지요 대략 3~5배 정도
  • altera32015.09.01

    Arria V GZ의 경우 최대 12.5G 입니다. GX의 경우최대 6.5G입니다. Arria 10은 GT의 경우 최대 28.3G 이며 GX의 경우 최대 17.4G 입니다. 대략 3배 정도 된다고 보시면 됩니다.
  • 재*2015-09-01 오전 10:52:57

    ALTERA PLL에서 Clock management부분에 대해 나와있는.. 참고할만한 자료를 어디서 볼 수 있을까요??
  • altera32015.09.01

    Arria10 PLL Architecture부분을 참조 하시면 됩니다. 추가로 application note와 example design을 통해 다양한 예제를 제공하고 있습니다.
  • 무명2015-09-01 오전 10:52:06

    도어락같은 배터리구동시스템에도 적당할까요?
  • altera22015.09.01

    현재 도어락과 같은 배터리로 구동되는 저전력 FPGA는 없습니다.
  • 이*열2015-09-01 오전 10:52:02

    Arria 10 Transceiver (PHY)가 PCIe 외에 SATA 또는 USB3.0 을 지원하는지 여부가 궁금합니다.
  • altera32015.09.01

    USB3.0 는 지원되지 않으며, 지원되는 protocol list는 https://www.altera.com/en_US/pdfs/literature/hb/arria-10/ug_arria10_xcvr_phy.pdf 를 참고하시길 부탁드립니다.
  • 이*승2015-09-01 오전 10:51:59

    기능향상은 많이 되었는데 이전버전과의 호환성은 문제없나요?
  • altera32015.09.01

    Arria 10의 경우 Arria V와 내부 Architecture가 변경되어 100% 호환되지는 않습니다. 일부 IP에 대해서는 변경해주셔야 합니다.