Altera의 차세대 고성능 저전력 FPGA 및 SoC Arria 10
2015-09-01 08:30~12:00
ALTERA / 노진수 과장
박*순2015-09-01 오전 11:55:14
ARM과 FPGA간의 인터페이스 수에 제한은 없나요? 그리고 인터페이스 속도는 어떻게 되나요?altera32015.09.01
FPGA to ARM일 경우 master갯수의 제한은 이론적으로는 없습니다만. 퍼포먼스를 최적화 하기 위해서는 3-4개 정도가 적당합니다. Arria 10에서 현재 측정된 자료는 없으나 Altera의 저가 device인 cyclone v soc에서는 실측치 20Gbps까지 가능합니다.정*엽2015-09-01 오전 11:20:00
arria 10에 사용하는 jtag은 기존사용품 사용가능한가요?altera22015.09.01
기존 USB blaster도 사용가능하지만, 속도가 많이 느립니다. Blaster 2.0 사용은 권장합니다.임*오2015-09-01 오전 11:19:46
DDR IO 형태로 2Gbps를 사용할 수 있는 방법은 없는지?altera32015.09.01
없습니다. 2Gbps까지 사용을 원하시면 Transceiver를 사용하는 방법도 있을 수 있습니다. 8/10bit encoding 않하시면 가능 해 보입니다.altera32015.09.01
IO의 최대 스피드는 2.666Gbps로 가능 하시지만 이는 Quarter rate로 가능한 부분입니다. DDR IO 형태로는 2Gbps까지는 확인해보아야 할것 같습니다.박*규2015-09-01 오전 11:17:55
SoC FPGA 개발환경에 있어 SoC FPGA제품은 산업표준 인터페이스 지원으로 기존 ARM 소프트웨어를 재사용할 수 있나요?altera22015.09.01
기존의 ARM 관련된 소프트웨어 생태계를 적용하여 사용하실수 있습니다.임*오2015-09-01 오전 11:16:57
Arria 10의 IO 스피드는 어떻게 되나요. LVDS 레벨에서 DDR로 사용할 경우와 샘플 구매가 가능한가요?altera32015.09.01
LVDS의 경우 1.6Gbps 가능합니다. 샘플 구매 가능하십니다. 담당 세일즈 컨택 바랍니다.이*형2015-09-01 오전 11:16:39
크로스트리거링하려면 별도 툴이 필요한가요?altera32015.09.01
Altera에서 판매되는 USB-blaster를 사용하시면 됩니다.심*석2015-09-01 오전 11:16:26
ethenet을 통한 디버깅도 가능한가요?altera32015.09.01
SoC의 software는 GDB 의 remote기능을 이용해서 debugging가능하며, FPGA 는 USB blaster의 기능중 ethernet으로 접속하는 기능이 있으므로 이를 활용하시면 됩니다.조*현2015-09-01 오전 11:15:51
고전력 제어에도 적용 가능한가요??altera32015.09.01
당연히 가능 하며, 단지 driver를 따로 구성해 주셔야 합니다.심*석2015-09-01 오전 11:15:46
ethemet은 동시 접속이 3개 되는 건가요..아니면 멀티 스위칭해야 하나요?altera32015.09.01
ethernet mac의 갯수는 design의 pin-muxing상황에 따라 틀립니다.임*오2015-09-01 오전 11:15:42
LVDS 신호 레벨의 IO(DDR 형태로 사용) 스피드는 최대 어떻게 되나요?altera22015.09.01
Serdes factor에따라 다르지만 max 1.6 Gbps까지 지원 됩니다.
