또 하나의 SoC(System on chip), System on MAX 10
2014-11-04 10:30~13:00
ALTERA / 함석필 차장
서*준2014-11-04 오전 10:35:24
LAN으로 로직 업데이트 가능한가요?altera92014.11.04
가능합니다.권*현2014-11-04 오전 10:34:58
CPLD보다 FPGA에 가까운 느낌인데, Low cost의 CPLD 기능만 있는 것으로는 안나오나요?altera92014.11.04
맞습니다. MAX device이지만, FPGA layer 구성을 가집니다.이*근2014-11-04 오전 10:34:46
ADC의 경우에 동시에 샘플링이 가능한것인가요 아니면 돌아가면서 샘플링인것인가요altera92014.11.04
채널별로 Sequence를 주실 수 있습니다. 동시 sampling은 블럭 다이어그램을 참조하시기 바랍니다.이*우2014-11-04 오전 10:34:17
대략적인 cost가 어떻게 되나요?altera32014.11.04
기존 MAX 시리즈 가격에 준하려는 노력을 하고 있으나, Device 의 density와 resource에 따라 가격이 다릅니다. Sales에 문의 바랍니다.박*상2014-11-04 오전 10:34:04
와우....맥스 10....^^ ..정말 궁금했었는데요....(정말 기대되는 ^^ 혁신이라고 해야하나??ㅎㅎ)..아무튼 제일 궁금했던건...로직 엘리먼트 용량이 최대 얼마까지 가능한지요??altera92014.11.04
10M02부터 10M50까지 존재합니다. 뒤에 붙는 숫자가 kLE logic을 의미합니다. 최대 50kLE까지 가능합니다.김*석2014-11-04 오전 10:33:38
bga 말고 tqfp 타입도 나오나요?altera32014.11.04
네 나옵니다. Device Handbook 참조 하시기 바랍니다.이*진2014-11-04 오전 10:33:34
MAX10에는 Configuration용 Flash가 내장되었고일부 영역을 user flash 영역으로 사용 가능하다는데,config용 data와 user data간 구분은 어떻게 되는지요?config용 data는 jtag 같은 것으로 외부에서 access 해야하고user data는 fpga chip 내부에서 타 블럭들과 같이 동작해야하고.. 경우에 따라서는 fw 같은 것을 user data 영역에 jtag 을 통해서 넣어 줄 수도 있을텐데요... RTL 합성 프로그램에서 교통 정리를 잘해줘야할 것 같은데요...altera42014.11.04
내부에 CFM UFM을 구분짓는 Controller가 내장 되어 있습니다. 외부 BOOT_SEL 핀을통해 Boot image 선택도 가능합니다.altera42014.11.04
내부에 CFM UFM을 구분짓는 Controller가 내장 되어 있습니다. 외부 BOOT_SEL 핀을통해 Boot image 선택도 가능합니다.altera42014.11.04
내부에 CFM UFM을 구분짓는 Controller가 내장 되어 있습니다. 외부 BOOT_SEL 핀을통해 Boot image 선택도 가능합니다.권*원2014-11-04 오전 10:32:20
MAX10의 "10"은 어떤 뜻인가요?altera92014.11.04
6세대를 건너뛰고 generation 10을 의미합니다.서*준2014-11-04 오전 10:32:05
ADC 는 몇 채널 인가요? 향후 DAC는 내장할 예정은 없나요?altera92014.11.04
9개 input을 가진 모듈덩어리가 두개 존재합니다. 최대 18개입니다. DAC에 대해서는 아직 정보가 없습니다.조*현2014-11-04 오전 10:31:49
이거 저가인가요?altera42014.11.04
네 Logic gate에 따라 차이가 다소 있지만 저가입니다.
