HOME 전체보기 기술 문서 베스트 댓글
SoCFPGA를 이용한 알고리즘 가속(소프트웨어 엔지니어들을 위한)

2014-05-20 10:30~15:00

ALTERA / 정지원 차장

웨비나정보 웨비나Q&A

  • 이*용2014-05-20 오전 11:13:04

    cpu간은 inter-core을 말씀하시는지요? 맞습니다

  • e4ds2014.05.20

    메일을 통해 답변해 드리겠습니다. 감사합니다. ^^

  • 김*호2014-05-20 오전 11:12:20

    ARM9 IP는 별도의 라이센스 없이 알테라 개발툴 자체에서 지원 하시는 것인가요?

  • altera12014.05.20

    내장된 Cortex A9를 말씀하시는지요? hardened로 내장되어 있으니 사용자는 별도의 license fee를 내실 필요없습니다. device 가격에 포함되어 있습니다. :)

  • 김*빈2014-05-20 오전 11:10:23

    Verilog와 VHDL의 선택은 어느것이 ?

  • altera12014.05.20

    알테라는 Verilog를 선호하는 경향이 있습니다.

  • 이*용2014-05-20 오전 11:10:08

    기존의 spdm 기능에서도 duplication 기능과 차이점이 있는지요

  • e4ds2014.05.20

    메일을 통해 답변해 드리겠습니다. 감사합니다. ^^

  • 이*범2014-05-20 오전 11:09:51

    HDL 를 사용하지 않고 openCV function 만 사용하여 FPGA 프로그래밍이 가능한가요?

  • altera12014.05.20

    OpenCL를 이야기하신다면 가능하다고 말씀 드릴 수 있습니다.

  • 이*용2014-05-20 오전 11:09:21

    메모리access 에서 중요한 포인터가 뭔지요

  • e4ds2014.05.20

    메일을 통해 답변해 드리겠습니다. 감사합니다. ^^

  • 이*용2014-05-20 오전 11:07:47

    타이밍 분석에서 펄스구간별 시간이 몇초인지요

  • e4ds2014.05.20

    메일을 통해 답변해 드리겠습니다. 감사합니다. ^^

  • 김*빈2014-05-20 오전 11:07:37

    Qsys 대신 OpenCL 툴을 사용해서 설계가 가능하다는 이야기 맞죠?

  • altera12014.05.20

    OpenCL SDK과 결국에는 Qsys로 이어지는 design flow입니다.

  • sang***2014-05-20 오전 11:07:28

    OPENCL을 사용하기 위해 리눅스가 올라가야하나요?

  • altera12014.05.20

    Windows에서도 사용가능하십니다.

  • 이*용2014-05-20 오전 11:07:04

    맵핑을 위해서 필요한 조건이 뭔가 필요한지요

  • e4ds2014.05.20

    메일을 통해 답변해 드리겠습니다. 감사합니다. ^^
EEWEBINAR