Vivado HLS를 이용하여 Zynq-7000 All Programmable SoC 상에서 OpenCV application을 HW acceleration 을 이용하여 구현하는 방법
2013-12-19 10:30~13:00
XILINX / 정 웅 부장
김*빈2013-12-19 오전 10:57:26
Zynq 디바이스의 칩사이는 어느정도 인가요? 그리고 외부 메모리 지원은 어떻게 되나요?xilinx22013.12.19
chip size는 Zynq 내부 용량에 따른 종류 별로 차이가 있지만 13x13 부터 35~35mm까지 있습니다. 외부 메모리는 DDR3/DDR2/LPDDR2/QSPI, NAND, NOR 등을 지원합니다김*권2013-12-19 오전 10:57:22
OpenCV를 이용한 시스템이 주요 타겟인가요? 비디오처리 말고 다른 시스템도 구현사례가 있나요? 통신등..xilinx12013.12.19
OpenCV는 Video library입니다. HLS 툴은 통신 , A&D 등 FPGA 사용하는 applicatio 모두에서 사용 가능합니다. 오늘은 video processing 관점에 대한 세미나 입니다.윤*섭2013-12-19 오전 10:57:15
simulation test bench model 도 c/c++로 가능한거죠?xilinx12013.12.19
네 맞습니다. 그리고 그 부분이 장접입니다.김*열2013-12-19 오전 10:57:03
Vivado를 이용하여 3D모델링이나 3D프린팅에 적용방안이나 사례등이 있나요?xilinx12013.12.19
아직 국내 업체중에서 접해 본적은 없습니다.김*빈2013-12-19 오전 10:55:21
fpga와 arm의 데이터 전송 버스는 무엇인가요, 그리고 속도는?xilinx12013.12.19
AXI bus 사용합니다. HP port는 64bit로 150MHz까지 동작가능하고 4개가 있습니다.김*빈2013-12-19 오전 10:54:41
사용 가능한 os는 어떤가요?xilinx12013.12.19
어떤 툴에 대한 질문이신지요? vivado는 win/linux지원합니다.정*식2013-12-19 오전 10:53:08
구동 안정성은 어떤가요? Delay 부분에서의 Neck은 없나요?xilinx12013.12.19
Neck이라면 PS와 PL 사이의 data 전송에서 발생할것 같습니다. Zynq 는 PL과 PS사이의 HP port를 data를 교환하게 때문에 대략 read/write 각각 4Gbps까지 가능합니다.이*철2013-12-19 오전 10:51:50
몇가지 제약을 제외하고 일반적인 C 작성법으로 RTL 코드가 나온다고 하셨는데 일반적인 C 코드에서는 하드웨어의 마이크로 아키첵쳐가 기술이 안됩니다. 그런데 어떻게 일반적으로 자동화 툴의 결과가 더 좋다고 답변을 해 주셨는지 설명 부탁드립니다.xilinx12013.12.19
오늘 내용중에도 나옵니다만, 기본적으로 microprocessor를 타켓으로 된 c-code는 FPGA hardware 구조와 맞지 않습니다. 그래서(microprocessor 기반의 코딩) HLS 사용시 제약이 생기게 됩니다. HLS에서는 이러한 coding 방식에 제약을 둠으로써 FPGA 의 HW에 적합한 형태의 c 코드를 지원합니다.sang***2013-12-19 오전 10:50:42
zync에 16GByte ddr3 메모리를 연결할 수 있나요?xilinx22013.12.19
Arm 쪽은 1GB DDR3까지 PL쪽에는 MIG라는 Memory controller를 통해통해 장작 가능 합니다.김*빈2013-12-19 오전 10:50:37
fpga와 arm의 클럭 스피드는 어떻게 되나요? 같나요?xilinx22013.12.19
Zynq의 Arm clock speed는 max 1Ghz 이고 FPGA의 logic clock rate는 max 600Mhz 입니다. (실제 FPGA 구현 속도를 의미함은 아닙니다)
