HOME 전체보기 기술 문서 베스트 댓글
SoC FPGA로 고성능 임베디드 시스템 설계 쉽게 구축하기

2013-06-04 10:30~12:00

ALTERA / 정지원 차장

웨비나정보 웨비나Q&A

  • 김*진2013-06-04 오전 11:36:23

    FPGA와 HPS는 하나의 JTAG포트로 제어가 가능한가요 아니면 각각 분리되어 있나요?

  • 알테라2013.06.04

    USB blaster하나로 제어가능합니다.

  • sang***2013-06-04 오전 11:36:16

    카메라 데이타를 fpga에서 받아서 고속으로 이더넷으로 전송하는 예제가 있나요?

  • 알테라2013.06.04

    추후 별도로 연락드리겠습니다.

  • sang***2013-06-04 오전 11:35:25

    리얼타임 os를 사용해서 soc 사용하는 예에 대한 이더넷 통신 교육이 있으면 좋겠습니다.

  • 알테라2013.06.04

    추후 별도로 연락드리겠습니다.

  • 박*영2013-06-04 오전 11:34:05

    아리아랑 Stratix랑 같이 써서 dma에 데이타 쓸 때 그 속도가 arriaV에 맞춰 지나요? 아니면 stratix는 자기 속도를 유지하나요?

  • 알테라2013.06.04

    관련하여 답신 드리겠습니다.

  • 고*곤2013-06-04 오전 11:29:38

    Clock을 블록별 제어가 가능한지요?

  • e4ds2013.06.04

    답변드린 내용입니다.

  • 이*구2013-06-04 오전 11:28:49

    실제 타사 제품군에 비해 장단점을 간략하게 요약해주실수 있으신지요?

  • 알테라2013.06.04

    필요하신 사항에 대해 별도로 연락드리겠습니다.

  • 고*곤2013-06-04 오전 11:23:38

    Clock을 블록별 제어가 가능한지요?

  • e4ds2013.06.04

    답변드린 내용입니다.

  • 남*희2013-06-04 오전 11:23:25

    AXI Interface avalon과는 뭐가 다른건가요?

  • 알테라2013.06.04

    정리된 자료를 확인후 연락을 드리겠습니다.

  • 임*준2013-06-04 오전 11:22:42

    하나의 soc fpga와 다른 fpga간의 configuration을 할때 멀티 configuration 이 가능한지요?

  • e4ds2013.06.05

    해당 내용은 확인 후 메일로 안내해 드리겠습니다.

  • 김*빈2013-06-04 오전 11:21:59

    DPRAM의 기능이 있는지? 있다면 동시에 한쪽이 W, 한쪽은 R이면 한쪽이 업데이트 한후 다른쪽은 이후에 동작이 되는지?

  • 알테라2013.06.04

    앞서 답신하여 드린것으로 대신합니다.
EEWEBINAR